Application for UNITED STATES LETTERS PATENT

Of

MASATOSHI HASEGAWA

SHUICHI MIYAOKA

HIROSHI AKASAKI

and

MASAHIRO KATAYAMA

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD OF TESTING SEMICONDUCTOR INTEGRATED . CIRCUIT DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE 半導体集積回路装置とテスト方法及び半導体集積回路装置 の製造方法

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD OF TESTING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

兖明9节景

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体集積回路装置とテスト方法及び半導体集積回路装置の製造

方法に関し、例えば低速なテスト装置を用いて、半導体集積回路装置として構成される高速動作のダイナミック型RAM(ランダム・アクセス・メモリ)における書き込み不良及びプリチャージ不良を判別する技術に利用して有効な技術に関するものである。

[0002]

【従来の技術】

半導体集積回路装置として構成されたダイナミック型RAMは、適当な動作制御信号や、データ信号の印加、及び出力データの参照によってテストされる。ダイナミック型RAMの動作速度を確認する必要がある場合や、動作タイミングマージンを確認する必要がある場合には、RAS (Row Address Strobe)信号や、CAS (Column Address Strobe)信号と称されるような同期信号の周期をテスト用に適当に設定した上でテストが行われる。すなわち、RAM内部のワード線の選択/非選択のための動作、センスアンプの増幅動作、ビット線のプリチャージ動作等の動作に必要な動作期間は、RAMの製造バラツキによって変化する。同期信号の適当な設定によって、種々の適切な動作を要する期間のバラツキが許容範囲内に有るか否かのテストが可能となる。

[0003]

【発明が解決しようとする課題】

近年の半導体集積回路装置技術の進展は目覚ましく、より高機能、高速動作を可能としてきている。半導体集積回路装置として構成されるダイナミック型RAMもまた100MHz程度ないしそれ以下の周波数の高速動作のものが必要とされ、かつ可能にされてきている。その種の高速動作が可能なダイナミック型RAMに対して、現実的に実用に供し得るテスト装置ないしはテスターは、例えば約30MHzのようなクロック動作の比較的低速度のものである。

発明の程度。 1000年

本願発明者等は、本発明の前に、低速度のテスト装置の使用の元で、RAMの 高速テストの可能性について検討した。検討した興味ある技術は、メモリの内部 のタイミング制御構成の一部を、RAS信号のような同期信号の通常のレベル遷 移に応答する構成から、テスト時のみ逆方向のレベル遷移に応答する構成に切り 替え可能にすること(言い換えると、エッジトリガの切り換えを行うこと)と、 テスト装置でのパルス幅設定機能ないしはパルスデューティ比変更機能とを組み 合わせることによって、テスト時に、メモリ内部を見かけ上パルス幅の短い同期 信号で動作させる技術である。かかる検討技術よって、動作速度が100MHz 以下のようなさほど高速でないダイナミック型RAMは、約30MHzの前記ク ロック信号を用い、テスト装置での上記のようなクロック信号のデューティ操作 により、内部回路の応答性、つまりは上記100MHzで動作させたと同等の評 価を行うことが可能となる。すなわち、RAMの高速動作の評価は可能となる。

[0005]

しかしながらこの検討技術は、更に高速動作が求められるダイナミック型RA Mのテストが困難となってくる。例えば、動作周波数を約400MHz程度まで 高くした高速動作のDRAMに対しては、上記のようなテスト装置から供給れる クロック信号のデューティを極端に小さくしなければならず、テスト装置からメ モリ回路までに至る信号伝達経路でパルスデューティが潰れてしまい、上記約4 00MHz程度で動作させたと同等の評価を確実に行うことができなくなる。こ のため、プロービング工程での選別歩留りが低下し、本来不良となるチップに対 する組み立てから選別に至る工程に無駄が生じるものとなる。

[0006]

高速動作のDRAMの評価の困難性について、DRAMメモリセル部とセンス アンプ部との等価回路を示す図12の利用の元で説明すると以下のようになる。 なお、ダイナミック型RAMを高速動作させる上では、メモリセルに存在する寄 生抵抗のバラツキによる影響も無視できなくなってくる。そこで、図12では、 一般には無視できるものとして図面表現されない寄生抵抗も表現している。DR AMの書き込みサイクルでは、Yセレクト信号(YS)、ライトセレクト信号(WS)の2つの信号がアサートされたビット線(BL)をライトI/O(WIO) と接続してビット線を反転させ、センスアンプでビット線をフル振幅させる。 そしてメモリセルのストレージノードもビット線と同じ電位になった所でワード 線(WL)を立ち下げて書き込みを完了する。

[0007]

メモリセルには同図に示すように、ビット線とトランスファMOSFETの接続のためのビット線コンククトホール(BLCT)、ストレージノードとトランスファMOSFETを接続するためのストレージノードコンタクトホール(SNCT)に大きな寄生抵抗がついており、プロセスバラツキの中で更に大きな寄生抵抗を持つ不良ビット(メモリセル)が存在し、プロービング検査(以下P検)で、これを検出して救済しないと組み立て後での選別歩留り低下を招くものとなる。

[0008]

また、書き込みが終了した後はプリチャージ信号(PCH)がアサートされ、 次の読み出しに備えてビット線のプリチャージが行われる。ここでプリチャージ MOSFETのコンタクト抵抗やVthのバラツキで駆動能力が弱い時、そのビット線は次の読み出しサイクルまでにプリチャージが間に合わず、ビット線に電荷が残った状態で次のワード線を立ちあげてしまうので、選択されたメモリセルからの読み出されるビット線信号量を破壊し、それがセンスアンプには入力オフセットとして作用するものとなるため読み出し不良を引き起こしてしまう。このようなビット線不良もP検時に救済しないと、組み立て後の選別歩留り低下を招くものである。

[0009]

この発明の目的は、簡単な構成により高い信頼性での高速動作試験を可能にした半導体集積回路装置、テスト方法を提供することにある。この発明の他の目的は、簡単な構成により選別歩留りの向上を実現した半導体集積回路装置の製造方法を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0010]

【課題を解決するための手段】

本旗において開示される発明のうち代表的なものの概要を簡単に説明すれば 下記の通りである。 内部動作制御信号に応じて動作状態が制御される内部回路と 、その内部動作制御信号を形成する制御回路とを備え、外部動作制御信号が供給 される端子と、テスト専用タイミング信号とが供給される端子とに上記制御回路

の入力を結合し、テストモードのときに上記外部動作制御信号の第1状態から第2状態への変化に応答して上記内部動作制御信号を第1制御状態から第2制御状態へ変化せしめ、かつ上記テスト専用タイミングに応答して上記内部動作制御信号を第1制御状態へ変化せしめ、通常動作モードのときに上記外部動作制御信号の第1状態から第2状態への変化に応答して上記内部動作制御信号を上記第1制御状態から上記第2制御状態へ変化せしめ、かつ上記外部動作制御信号の第1状態への変化に応答して上記内部動作制御信号を上記第1制御状態へ変化せしめるように制御可能とする。

本限において開示される発明の 6 ち他の代表的なものの概要を簡単に説明すれ ぼ、下記の通りである メモリ選択動作制御のための動作制御信号、及び動作タイミング信号が供給される複数の信号ノードを持ち、上記動作制御信号に基づいてワード線選択動作、該ワード線選択動作に続くセンスアンプ動作、データ伝達動作を含むメモリ選択動作及びワード線選択動作の終了を含むメモリ選択動作の終了が行われ、かつ上記動作タイミング信号によってその内部動作の基準タイミングが設定されるメモリ回路をテストする方法として、テスト装置の性能に対応して通常のメモリ動作に比べて低い周波数のタイミング信号を用い、かかるテスト動作時のタイミング信号とテスト専用タイミング信号を組み合わせることにより、上記動作制御信号による動作期間の変更を行って上記メモリ回路の応答特性をテストする。

本願において開示される発明のうち更に他の代表的なものの概要を簡単に説明 せれば、下記の通りである。 メモリ選択動作制御のための動作制御信号、及び動作をタイミング信号が供給される複数の信号ノードを持ち、上記動作制御信号に基づいてワード線選択動作、該ワード線選択動作に続くセンスアンプ動作、データ伝達動作を含むメモリ選択動作と、ワード線選択動作の終了を含むメモリ選択動作の終了が行われ、かつ上記動作タイミング信号によってその内部動作の基準タイミングが設定されるメモリ回路とその欠陥救済回路を備えてなる半導体集積回路装置の製造方法として、上記メモリ回路、上記欠陥救済回路が形成された半導

体集積回路基板に対して、テスト装置の性能に対応した通常動作に比べて低い周波数にしたタイミング信号とテスト専用タイミング信号との組み合わせにより、上記メモリ回路の動作期間を制御せしめ、かかる動作期間の制御によって上記メモリ回路の応答特性をテストし、そのテスト結果に基づいて上記メモリ回路の欠陥救済を決定し、上記欠陥救済回路によって救済せしめる。

[0013]

【発明の実施の形態】

図1には、この発明が適用されるダイナミック型RAMの一実施例の概略レイアウト図が示されている。同図においては、この発明が適用されるダイナミック型RAMを構成する各回路ブロックのうち、その主要部が判るように示されている。図示のダイナミック型RAMは、その全体が1つの半導体チップないしはメモリチップ10を成すように、公知の半導体集積回路の製造技術により、単結晶シリコンのような1個の半導体基板上において形成される。

[0014]

この実施例では、特に制限されないが、メモリアレイは、全体として4個に分けられる。4個のメモリアレイは、半導体チップ10の長手方向に対して左右に分けられて配置される。中央部分14には、図面の複雑化を回避するために図示を省略するけれども、アドレス入力回路、データ入出力回路及びボンディングパッド列からなる入出力インターフェイス回路及び昇圧回路や降圧回路を含む電源回路等が設けられる。これら中央部分14の両側のメモリアレイに接する部分には、メモリアレイ制御回路(AC)11、メインワードドライバ(MWD)12が配置される。上記メモリアレイ制御回路11は、サブワード選択線やセンスアンプを駆動するための制御回路及びメインアンプからなる。上述のように半導体チップの長手方向に対して左右に2個、上下に2個ずつに分けられた4個からなる各メモリアレイにおいて、長手方向に対して上下中央部にカラムデコーダ領域(YDC)13が設けられる。

[Ø015]

上記タインワードドライバ12は、それに対応した1つのメモリアレイを貫通 するように延長されるメインワード線の選択信号を形成する。上記メインワード

図面の簡単な説明

図1は、 この発明が適用されるダイナミック型RAMの一実施例を示す概略レイアウト 図である。

図ZAJJV ZBは (この発明に係るダイナミック型RAMにおけるメモリセルの一実施例を示す説 明図である。

[图3]

図3は この発明に係るダイナミック型RAMのセンスアンプ部の一実施例を示す回路 図てある。

图4

図4は、 での発明る係るダイナミック型RAMの一実施例を示すブロック図である。

图5]

<u>この発</u>明が適用された論理混載メモリ集積回路の一実施例を示す基板配置図で ある。

图 6

この発明に係る論理混載メモリ集積回路の内部RAS生成回路の一実施例を示 す概略回路図である。

图子

(図6の内部RAS生成回路の動作を説明するためのタイミング図である。

图 8A 末·多以8B 件) この発明を説明するための書き込み不良試験に向けられた動作波形図である。

图9Ax sa 9Bは この発明を説明するためのビット線プリチャージ試験に向けられた動作波形図 である。

【図10】 図(013) この発明に係る半導体集積回路装置の製造方法の一実施例を示すフローチャー ト図である。

图11

この発明に係るDRAMマクロの一実施例を示す概略ブロック図である。

図12はDRAMのメモリセル及かセレスアンプショク手個国路図でする。

体集積回路基板に対して、テスト装置の性能に対応した通常動作に比べて低い周波数にしたタイミング信号とテスト専用タイミング信号との組み合わせにより、上記メモリ回路の動作期間を制御せしめ、かかる動作期間の制御によって上記メモリ回路の応答特性をテストし、そのテスト結果に基づいて上記メモリ回路の欠陥救済を決定し、上記欠陥救済回路によって救済せしめる。

実施例の詳細を説明

図1には、この発明が適用されるダイナミック型RAMの一実施例の概略レイアウト図が示されている。同図においては、この発明が適用されるダイナミック型RAMを構成する各回路ブロックのうち、その主要部が判るように示されている。図示のダイナミック型RAMは、その全体が1つの半導体チップないしはメモリチップ10を成すように、公知の半導体集積回路の製造技術により、単結晶シリコンのような1個の半導体基板上において形成される。

[-0.014]

この実施例では、特に制限されないが、メモリアレイは、全体として4個に分けられる。4個のメモリアレイは、半導体チップ10の長手方向に対して左右に分けられて配置される。中央部分14には、図面の複雑化を回避するために図示を省略するけれども、アドレス入力回路、データ入出力回路及びボンディングパッド列からなる入出力インターフェイス回路及び昇圧回路や降圧回路を含む電源回路等が設けられる。これら中央部分14の両側のメモリアレイに接する部分には、メモリアレイ制御回路(AC)11、メインワードドライバ(MWD)12が配置される。上記メモリアレイ制御回路11は、サブワード選択線やセンスアンプを駆動するための制御回路及びメインアンプからなる。上述のように半導体チップの長手方向に対して左右に2個、上下に2個ずつに分けられた4個からなる各メモリアレイにおいて、長手方向に対して上下中央部にカラムデコーダ領域(YDC)13が設けられる。

0015

上記メインワードドライバ12は、それに対応した1つのメモリアレイを貫通 するように延長されるメインワード線の選択信号を形成する。上記メインワード

ドライバ領域12にサブワード選択用のサブワード選択線のドライバも設けられ 、上記メインワード線と平行に延長されてサブワード選択線の選択信号を形成す る。カラムデコーダ13は、それに対応した1つのメモリアレイを貫通するよう に延長されるカラム選択線の選択信号を形成する。

[-0-0-1-6-]

上記各メモリアレイは、複数のメモリセルアレイ(以下、サブアレイと称する) 15から成る。図1は、半導体チップ10とともに、該チップ10の横に、該 チップ10内におけるサブアレイ15の拡大図も示している。サブアレイ15は 、その拡大図に示すように、センスアンプ領域16、サブワードドライバ領域1 7に囲まれて形成される。上記センスアンプ領域16と、上記サブワードドライ バ領域17の交差部は、交差領域(クロスエリア)18とされる。上記センスア ンプ領域16に設けられるセンスアンプは、CMOS構成のラッチ回路により構 成され、かかるセンスアンプを中心にして左右に延長される相補ビット線の信号 を増幅するという、いわゆる1交点方式とされる。

[-0-0-1-7]

拡大図として示された1つのメモリセルアレイ(サブアレイ)15は、特に制 限されないが、サブワード線が512本とされ、それと直交する相補ビット線の 一方(又はデータ線)が1024本とされる。上記1つのメモリアレイにおいて 、上記サブアレイ15がビット線延長方向に正規用にビット線方向に32個と参 照用に2個設けられる。サブアレイ15は、センスアンプ16を中心として一対 の相補ビット線が設けられるので、ビット線の延長方向でみると、ビット線は上 記サブアレイ15によって実質的に16分割される。また、上記サブアレイ15 は、ワード線の延長方向に4個設けられる。これにより、ワード線の延長方向で みると、サブワード線は、上記サブアレイ15によって4分割される。

[-0-0-1-8]

1つのサブアレイ15において1024本のビット線設けられるので、ワード 線方向には約4K分のメモリセルが接続される。512本のサブワード線が設け られるので、ビット線方向には512×32=16K分のメモリセルが接続され る。これにより、1つのメモリアレイは、4K×16K=64Mビットのような 記憶容量を持ち、4つのメモリアレイによりメモリチップ10の全体では4×6 4M=256Mビットのような記憶容量を持つようにされる。

0019

本願において、用語「MOS」は、本来はメタル・オキサイド・セミコンダク タ構成を簡略的に呼称するようになったものと理解される。しかし、近年の一般 的呼称でのMOSは、半導体装置の本質部分のうちのメタルをポリシリコンのよ うな金属でない電気導電体に換えたり、オキサイドを他の絶縁体に換えたりする ものもの含んでいる。CMOSもまた、上のようなMOSに付いての捉え方の変 化に応じた広い技術的意味合いを持つと理解されるようになってきている。MO SFETもまた同様に狭い意味で理解されているのではなく、実質上は絶縁ゲー ト電界効果トランジスタとして捉えられるような広義の構成をも含めての意味と なってきている。本発明のCMOS、MOSFET等は一般的呼称に習っている

[0020]

この発明に係るダイナミック型RAMにおけるメモリセルの一実施 例の説明図が示されている。図2 (a) には、上記2つのサブアレイMAT0と MAT1のメモリセルアレイの平面レイアウトが示され、図2(by には、図2) エB-エB κシ69/ A-A・部分の素子断面構造が示されている。同図においては、上記M AT0とMAT1間に設けられるセンスアンプSA領域のレイアウト及び断面は 省略されている。

0021

ACTはMOSFETの活性領域であり、SNCTはメモリセルの蓄積ノード SNと活性化領域ACTに形成されるMOSFETの上記蓄積ノードSNに対応 したソース、ドレイン拡散層とを接続するプラグ状のコンタクト(接続部)であ り、BLCTはビット線BLと活性化領域ACTに形成されるMOSFETのビ ット線BLに対応したメモリセルの入出力端子に対応したソース、ドレイン拡散 層とを接続するプラグ状のコンタクト(接続部)である。CPは記憶キャパシタ の容量絶縁膜を示す。

[0022]

実施例の技術では、ビット線BLは第1層目金属層M1から構成される。サブワード線WLは、1層目ポリシリコン層FGから構成される。上記コンタクトSCNT及びBLCTは、タングステン、ポリシリコン等から選ばれ、限られた面積に沢山の数のメモリセルを設けることができるよう、微細な寸法に設定される。コンタクトSNCT、BLCTと、それらが電気的につながれるべき領域、層との間の接合面積は、ホトリソグラフィ技術上の位置合わせ誤差や、加工上の寸法変動等によって、比較的大きく変化してしまう可能性を持つ。そのため、コンタクトSNCT、BLCTは、比較的大きい寄生抵抗を持ってしまったり、比較的大きなプロセスバラツキを持ってしまったりする。かかるコンタクトSNCT及びBLCTでの寄生抵抗によって、後述するような書き込み不良ビット(不良メモリセル)が発生する。

[0023]

サブアレイMATOにおける複数のメモリセルのためのキャパシタは、それぞ 28 nの一方の電極が、図 2 (b) で示されたようなプレート電極PLによって電気 的に共通化される。同様に、サブアレイMAT1における複数のキャパシタの一方の電極もまたプレート電極PLに共通化される。特に制限されないが、センスアンプSAの両側に設けられるサブアレイMATOとMAT1のプレート電極PLをセンスアンプSA上で切らずに、プレート電極PLを構成する電極それ自体で接続する。これにより、サブアレイMATOのプレート電極PLとサブアレイMAT1のプレート電極PLとサブアレイ MAT1のプレート電極PL間の抵抗を大幅に低減することが可能になる。メモリセルはCOB(Capacitor over Bitline)構造を用いている。すなわち、蓄積ノードSNをビット線BL上部に設ける。このことによって、プレート電極PLはサブアレイMAT中でビット線BLと上記アドレス選択MOSFETの接続部BLCTにより分断されることなく、1枚の平面状に形成することができるため、プレート電極PLの抵抗を低減することが可能である。

[-0 0 2 4]

このようなサブアレイMAT0側のプレーと電極PLとサブアレイMAT1側のプレート電極PLとを低抵抗結合させる技術は、いわゆる1交点方式ないしオープンビット線方式と称される構成のダイナミック型RAMにおいて、特に注目

してよい。すなわち、センスアンプSAの動作時などにおいて不所望なカップリング容量を介してサブアレイMATO側のプレート電極PLに与えられてしまう電位変動と、サブアレイMATI側のプレート電極に与えられてしまう電位変動とは、それらプレート電極相互の低抵抗結合によって比較的小さく抑えられるからである。

[0025]

この実施例では、図2-(b) に示すように、プレート電極PLがPL(D) とPL(U)のような積層構造とされ、かかるプレート電極PLのシート抵抗値を下げることができMATO, MAT1のプレート間で発生するノイズ低減に有利である。一例として、記憶キャパシタの容量絶縁膜CPにBSTやTa2O5のような高誘電体膜を用いた場合、下部電極(蓄積ノード)SN及び上部電極下層PL(D)にはRuを用いると、記憶キャパシタCSの容量を高めることができる。Ruは従来用いられていたポリSiに比べるとシート抵抗値が低いため、プレート電極PLの抵抗値を下げることが出来る。

(0026)

さらに、この構造にプレート電極PL(U)としてWを積層すると、プレート電極PLの抵抗値をさらに下げることができる。このようにして、プレート電極PL自体の抵抗値を下げると、プレート電極PLにのったノイズが打ち消される速度が高速化され、プレート電極PLノイズが低減される。また、プレート電極PLノイズが低減される。また、プレート電極PL (D)としてはTiNを用いてもよい。この場合も上記と同様の効果が得られる。

0027

図3には、この発明に係るダイナミック型RAMのセンスアンプ部の一実施例の回路図が示されている。センスアンプSAは、CMOSラッチ回路、すなわちゲートとドレインとの交差接続によってラッチ形態にされたNチャンネル型の増幅MOSFETQ5、Q6及びPチャンネル型の増幅MOSFETMOSFETQ7、Q8からなるCMOSラッチ回路で構成される。Nチャンネル型MOSFETQ5とQ6のソースは、共通ソース線CSNに接続される。Pチャンネル型MOSFETQ7とQ8のソースは、共通ソース線CSPに接続される。

[0028]

上記共通ソース線CSNとCSPには、それぞれパワースイッチMOSFET Q3とQ4が接続される。特に制限されないが、Nチャンネル型の増幅MOSF ETQ5とQ6のソースが接続された共通ソース線CSNには、かかるセンスアンプ領域に分散して配置されたNチャンネル型のパワースイッチMOSFETQ3により接地電位供給線VSSAが与えられる。上記Pチャンネル型の増幅MOSFETQ7とQ8のソースが接続された共通ソース線CSPには、Nチャンネル型のパワーMOSFETQ4が設けられて動作電圧VDDが与えられる。

0029

上記Nチャンネル型のパワーMOSFETQ3とQ4のゲートには、センスアンプ活性化信号SANが供給される。特に制限されないが、SANのハイレベルは昇圧電圧VPPレベルの信号とされる。つまり、昇圧電圧VPPは、上記電源電圧VDDに対してMOSFETQ4のしきい値電圧以上に昇圧されたものであり、上記Nチャンネル型MOSFETQ4を十分にオン状態にして、その共通ソース線CSPの電位を上記電源電圧VDDにすることができる。

(0030)

上記センスアンプSAの入出力ノードには、相補ビット線BLOTとBLOBを短絡させるイコライズMOSFETQ11と、相補ビット線BLOTとBLOBにハーフプリチャージ電圧VBLRを供給するスイッチMOSFETQ9とQ10からなるプリチャージ(イコライズ)回路が設けられる。これらのMOSFETQ9~Q11のゲートは、共通にプリチャージ(ビット線イコライズ)信号BLEQが供給される。

(-0 0 3 1)

このプリチャージ信号BLEQを形成するドライバ回路は、図示しないが、上記図1に示したクロスエリア18に分散配置された複数のインバータ回路を含み、該プリチャージ信号BLEQの立ち上がりや立ち上がりを高速にする。つまり、メモリアクセスの開始時にワード線選択タイミングに先行して、各クロスエリア18に分散して設けられたインバータ回路を通して上記プリチャージ回路を構成するMOSFETQ9~Q11を高速に切り替えるようにするものである。上

 記MOSFETQ11のコンタクト抵抗やしきい値電圧Vthのバラツキに起因 して、プリチャージ回路の駆動能力が弱いものになってしまうと、イコライズに 要する時間が長くなりプリチャージ不良が発生してしまう。

[0032]

センスアンプSAの一対の入出力ノードは、相補ビット線BLOT,BLOB に接続されることの他、MOSFETQ1とQ2からなるカラム(Y)スイッチ 回路を介してセンスアンプ列に沿って延長されるローカル(サブ)入出力線SI O (SIOOTとSIOOBBとからなる) に接続される。上記MOSFETQ 1とQ2のゲートは、カラム選択線YSに接続され、かかるカラム選択線YSが 選択レベル(ハイレベル)にされるとオン状態となり、上記センスアンプSAの 入出力ノードとローカル入出力線SIOOTとSIOOBを接続させる。隣接す るビット線も上記同じカラム選択線YSによりスイッチ制御される上記同様なス イッチ回路を介してローカル入出力線SIO1TとSIO1Bに接続される。

[-0-0-3-3-]

これにより、センスアンプSAの入出力ノードは、それを挟んで設けられる2 つのサブアレイ(例えばMAT0とMAT1)のうち、選択されたサブアレイの ワード線との交点に接続されたメモリセルの記憶電荷に対応して変化するビット 線のハーフプリチャージ電圧に対する微小な電圧変化を、非選択とされたサブア レイ側のビット線のハーフプリチャージ電圧を参照電圧として増幅できるように される。相補ビット線のデータ信号は、上記カラム選択線YSにより選択された ものが、上記カラムスイッチ回路(Q1とQ2)等を通してローカル入出力線S IOOT, SIOOB及びSIO1T, SIO1Bに伝えられる。

[-0-0-3-4-]

前記図1のように、上記ローカル入出力線SIO0TとSIO0B及びSIO 1 TとS I O 1 B がメインワード線の延長方向に並ぶセンスアンプ列上を延長さ れる。サブ増幅回路を介して増幅された信号が、かかるローカル入出力線と同一 方向に延長されるメイン入出力線を通してメインワードドライバMWD部に設け られたメインアンプに伝えられて、例えば、前記メモリチップ上で4分割されて なる1つのメモリアレイにおいて、前記サブアレイの分割数に対応して16ビッ ト単位でパラレルに出力される。上記4に分割されてなるメモリアレイは、後述 するようにそれぞれがメモリバンクを構成するようにされる。

[0-0-3-5]

図4には、この発明る係るダイナミック型RAMの一実施例のブロック図が示されている。この実施例におけるダイナミック型RAMは、DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory;以下単にDDR SDRAMという)に向けられている。この実施例のDDR SDRAMは、特に制限されないが、4つのメモリバンクに対応して4つのメモリアレイ200A~200Dが設けられる。4つのメモリバンク0~3にそれぞれ対応されたメモリアレイ200A~200Dは、その内部にマトリクス配置されたダイナミック型メモリセルを備える。図に従えば同一列に配置されたメモリセルの選択端子は列毎のワード線(図示せず)に結合され、同一行に配置されたメモリセルのデータ入出力端子は行毎に相補データ線(図示せず)に結合される。

(0036)

上記メモリアレイ200Aの図示しないワード線は行(ロウ)デコーダ(Row D EC)201Aによるロウアドレス信号のデコード結果に従った1本が選択レベルに駆動される。メモリアレイ200Aの図示しない相補データ線はセンスアンプ(Sense AMP)202A及びカラム選択回路(Column DEC)203AのI/〇線に結合される。センスアンプ202Aは、メモリセルからのデータ読出しによって夫々の相補データ線に現れる微小電位差を検出して増幅する増幅回路である。カラム選択回路203Aは、上記相補データ線を各別に選択して相補I/〇線に導通させるためのスイッチ回路を含む。カラムスイッチ回路はカラムデコーダ203Aによるカラムアドレス信号のデコード結果に従って選択動作される。

0037

メモリアレイ200Bないし200Dのそれぞれに対しても同様に、ロウデコーダ201B~D、センスアンプ203B~D及びカラム選択回路203B~Dが設けられる。上記相補 I / O線は各メモリバンクに対して共通化されて、ライトバッファを持つデータ入力回路(Din Buffer) 210の出力端子及びメインアンプを含むデータ出力回路(Dout Buffer) 211の入力端子に接続される。端子D

Qは、特に制限されないが、16ビットからなるデータD0-D15を入力又は 出力するデータ入出力端子とされる。DQSバッファ(DQS Buffer) 215は、 読み出し動作のときに上記端子DQから出力するデータのデータストローブ信号 を形成する。

[0038]

アドレス入力端子から供給されるアドレス信号AO~A14は、ロウ系アドレス信号とカラム系アドレス信号との時系列信号であり、アドレスバッファ(Address Buffer)204で一旦保持され、時系列的に入力される上記アドレス信号のうち、ロウ系アドレス信号はロウアドレスバッファ(Row Address Buffer)205に保持され、カラム系アドレス信号はカラムアドレスバッファ(Column Address Buffer)206に保持される。リフレッシュカウンタ(Refresh Counter)208は、オートマチックリフレッシュ(Automatic Refresh)及びセルフリフレッシュ(Self Refresh)時の行アドレスを発生する。

[-0.0.3.9]

図示のRAMが、例えば、256Mビットのような記憶容量を持つ場合、カラムアドレス信号としては、2ビット単位でのメモリアクセスを行うようにするためには、アドレス信号A14を入力するアドレス端子が設けられる。×4ビット構成では、アドレス信号A11まで有効とされ、×8ビット構成ではアドレス信号A10までが有効とされ、×16ビット構成ではアドレス信号A9までが有効とされる。64Mビットのような記憶容量の場合には、×4ビット構成では、アドレス信号A10まで有効とされ、×8ビット構成ではアドレス信号A9までが有効とされ、そして図のように×16ビット構成ではアドレス信号A8までが有効とされる。

[0040]

上記カラムアドレスバッファ206の出力は、カラムアドレスカウンタ(Column Address Counter)207にプリセットデータとして供給される。列(カラム)アドレスカウンタ207は後述のコマンドなどで指定されるバーストモードにおいて上記プリセットデータとしてのカラムアドレス信号、又はそのカラムアドレス信号を順次インクリメントした値を、カラムデコーダ203A~203Dに

向けて出力する。

[0041]

モードレジスタ (Mode Register) 213は、各種動作モード情報を保持する。上記ロウデコーダ (Row Decoder) 201 AないしDは、バンクセレクト (Bank Select)回路212で指定されたバンクに対応したもののみが動作し、ワード線の選択動作を行わせる。コントロール回路 (Control Logic)209は、特に制限されないが、クロック信号CLK、/CLK (記号/はこれが付された信号がロウイネーブルの信号であることを意味する)、クロックイネーブル信号CKE、チップセレクト信号/CS、カラムアドレスストローブ信号/CAS、ロウアドレスストローブ信号/RAS、及びライトイネーブル信号/WEなどの外部制御信号と、/DM及びDQSとモードレジスタ213を介したアドレス信号とが供給され、それらの信号のレベルの変化やタイミングなどに基づいてDDR SDRAMの動作モード及び上記回路ブロックの動作を制御するための内部タイミング信号を形成するもので、それぞれに信号に対等した入力バッファを備える。

0042

クロック信号CLKと/CLKは、クロックバッファを介してDLL (Delaye d Lock Loop)回路214に入力され、かかる回路214によって内部クロックが発生される。上記内部クロックは、特に制限されないが、データ出力回路211とDQSバッファ215の入力信号として用いられる。また、上記クロックバッファを介したクロック信号はデータ入力回路210や、列アドレスカウンタ207に供給されるクロック端子に供給される。

[0043]

他の外部入力信号は当該内部クロック信号の立ち上がりエッジに同期して有意とされる。チップセレクト信号/CSはそのロウレベルによってコマンド入力サイクルの開始を指示する。チップセレクト信号/CSがハイレベルのとき(すなわち、チップ非選択状態のとき)やその他の入力は意味を持たない。但し、後述するメモリバンクの選択状態やバースト動作などの内部動作はチップ非選択状態への変化によって影響されない。/RAS,/CAS,/WEの各信号は通常のDRAMにおける対応信号とは機能が相違し、後述するコマンドサイクルを定義

するときに有意の信号とされる。

0044

クロックイネーブル信号CKEは次のクロック信号の有効性を指示する信号であり、当該信号CKEがハイレベルであれば次のクロック信号CLKの立ち上がりエッジが有効とされ、ロウレベルのときには無効とされる。なお、リードモードにおいて、データ出力回路211に対するアウトプットイネーブルの制御を行う外部制御信号/OEを設けた場合には、かかる信号/OEもコントロール回路209に供給され、その信号が例えばハイレベルのときにはデータ出力回路211は高出力インピーダンス状態にされる。

0045

上記ロウアドレス信号は、クロック信号CLK(内部クロック信号)の立ち上がりエッジに同期する後述のロウアドレスストローブ・バンクアクティブコマンドサイクルにおけるAO~A11のレベルによって定義される。

0046

アドレス信号A12とA13は、上記ロウアドレスストローブ・バンクアクティブコマンドサイクルにおいてバンク選択信号とみなされる。即ち、A12とA13の組み合わせにより、4つのメモリバンク0~3のうちの1つが選択される。メモリバンクの選択制御は、特に制限されないが、選択メモリバンク側のロウデコーダのみの活性化、非選択メモリバンク側のカラムスイッチ回路の全非選択、選択メモリバンク側のみのデータ入力回路210及びデータ出力回路への接続などの処理によって行うことができる。

0047

上記カラムアドレス信号は、前記のように256Mビットで×16ビット構成の場合には、クロック信号CLK(内部クロック)の立ち上がりエッジに同期するリード又はライトコマンド(後述のカラムアドレス・リードコマンド、カラムアドレス・ライトコマンド)サイクルにおけるA0~A9のレベルによって定義される。そして、この様にして定義されたカラムアドレスはバーストアクセスのスタートアドレスとされる。

[-0-0-4-8-]

DDR SDRAMにおいては、1つのメモリバンクでバースト動作が行われているとき、その途中で別のメモリバンクを指定して、ロウアドレスストローブ・バンクアクティブコマンドが供給されると、当該実行中の一方のメモリバンクでの動作には何ら影響を与えることなく、当該別のメモリバンクにおけるロウアドレス系の動作が可能にされる。

[-0-0-4-9-]

したがって、例えば16ビットからなるデータ入出力端子においてデータD0 -D15が衝突しない限り、処理が終了していないコマンド実行中に、当該実行中のコマンドが処理対象とするメモリバンクとは異なるメモリバンクに対するプリチャージコマンド、ロウアドレスストローブ・バンクアクティブコマンドを発行して、内部動作を予め開始させることが可能である。この実施例のDDR SDRAMは、上記のように16ビットの単位でのメモリアクセスを行い、 $A0\sim A11$ のアドレスにより約4Mのアドレスを持ち、4つのメモリバンクで構成されることから、全体では約256Mビット(4M×4バンク×16ビット)のような記憶容量を持つようにされる。

DDR SDRAMの詳細な読み出し動作は、次の通りである。チップセレクト/CS,ロウアドレスストローブ/RAS、カラムアドレスストローブ/CAS、ライトイネーブル/WEの各信号はCLK信号に同期して入力される。/RAS=0と同時に行アドレスとバンク選択信号が入力され、それぞれロウアドレスバファ205とバンクセレクト回路212で保持される。バンクセレクト回路212で指定されたバンクのロウデコーダ210がロウアドレス信号をデコードしてメモリセルアレイ200から行全体のデータが微小信号として出力される。出力された微小信号はセンスアンプ202によって増幅,保持される。指定されたバンクはアクティブ(Active)になる。

[0.051]

行アドレス入力から3CLK後、CAS=0と同時に列アドレスとバンク選択信号が入力され、それぞれがカラムアドレスバッファ206とバンクセレクト回路212で保持される。指定されたバンクがアクティブであれば、保持された列

アドレスがカラムアドレスカウンタ207から出力され、カラムデコーダ203が列を選択する。選択されたデータがセンスアンプ202から出力される。このとき出力されるデータは2組分である(×4ビット構成では8ビット、×16ビット構成では32ビット)。

[-0-0-5-2"]

センスアンプ202から出力されたデータはデータバスDataBusを介してデータ出力回路211からチップ外へ出力される。出力タイミングはDLL214から出力されるQCLKの立上がり、立ち下がりの両エッジに同期する。この時、上記のように2組分のデータはパラレル→シリアル変換され、1組分×2のデータとなる。データ出力と同時に、DQSバッファ215からデータストローブ信号DQSが出力される。モードレジスタ213に保存されているバースト長が4以上の場合、カラムアドレスカウンタ207は自動的にアドレスをインクリメントされて、次の列データを読み出すようにされる。

0053

上記DLL214の役割は、データ出力回路211と、DQSバッファ215の動作クロックを生成する。上記データ出力回路211とDQSバッファ215は、DLL214で生成された内部クロック信号が入力されてから、実際にデータ信号やデータストローブ信号が出力されるまでに時間がかかる。そのため、適当なレプリカ回路を用いて内部クロック信号の位相を外部CLKよりも進める事により、データ信号やデータストローブ信号の位相を外部クロックCLKに一致させる。したがって、上記DQSバッファは、上記のようなデータ出力動作以外のときには、出力ハイインピーダンス状態にされる。

[-0.054]

書き込み動作のときには、上記DDR SDRAMのDQSバッファ215が出力ハイインピーダンス状態であるので、上記端子DQSにはマクロプロセッサ等のようなデータ処理装置からデータストローブ信号DQSが入力され、端子DQにはそれに同期した書き込みデータが入力される。データ入力回路210は、上記端子DQから入力された書き込みデータを、上記端子DQSから入力されたデータストローブ信号に基づいて形成されたクロック信号により、前記のように

シリアルに取り込み、クロック信号CLKに同期してパラレルに変換して、データバスDataBusを介して選択されたメモリバンクに伝えられて、かかるメモリバンクの選択されたメモリセルに書き込まれる。

(0055)

この実施例では、上記のような高速なDDR SDRAMを低速なテスト装置を用いて、実動作状態と等価な高速動作試験を可能にするためのテスト専用クロック端子は、半導体集積ック端子DGCLKが設けられる。このテスト専用クロック端子は、半導体集積回路装置の外部端子として設けることの他、少なくともプロービング工程においてテスト用クロック信号を供給することができる単なる針当て用の電極から構成してもよい。テスト専用クロックDGCLKに関連するコントロール回路209内の回路は、後の実施例の対応する回路と同じくされて良く、後で図6、他に基づいて説明される。

(0056)

図5には、この発明が適用された論理混載メモリ集積回路の一実施例の基板配置図が示されている。同図をもとに、まずこの実施例の論理混載メモリ集積回路のブロック構成及び基板配置の概要について説明する。なお、この実施例の論理混載メモリ集積回路は、特に制限されないが、コンピュータシステムの所定のボードに搭載され、例えばそのキャッシュメモリを構成する。また、論理混載メモードに搭載され、例えばそのキャッシュメモリを構成する。また、論理混載メモリ集積回路の基板配置に関する以下の記述では、図5の位置関係をもって半導体基板CHIP面での上下左右を表す。

[-0.057]

図5において、本実施例の論理混載メモリ集積回路は、特に制限されないが、 半導体基板CHIPの上辺側に配置される4個の機能ブロックつまりDRAMマクロクロセルDRAM0~DRAM3と、下辺側に配置される4個のDRAMマクロセルのそれでセルDRAM4~DRAM7とを備える。これらのDRAMマクロセルのそれでれば、DFT回路(DFT:Design For Test)を備え、特に制限されないが、64KW(キロワード)×288b(ビット)の記憶容量を有する。

0058

論理混載メモリ集積回路は、さらに、各DRAMマクロセルの内側にそれぞれ配置される8個のSRAMマクロセルSRAM0~SRAM7と、半導体基板CHIPの中央部に配置されるもう1個のSRAMマクロセルSRAM8とを備える。SRAMマクロセルSRAM0~SRAM3ならびにSRAM4~SRAM7の内側には、半導体基板CHIPの横の中心線に沿って、多数の入出力セルIOCが列状に配置され、これらの入出力セルIOC及びSRAMマクロセルの間には、図示されない多数のゲートアレイとチップ端子に対応するパッドPADとを含む論理部LCが配置される。論理部LCのゲートアレイは、ユーザ仕様に基づいて組み合わされ、所定の論理回路を構成する。また、パッドPADは、パッケージに形成された配線層を介して対応するバンプに結合され、論理混載メモリ集積回路のDRAMマクロセルのアクセス評価に関するプローブ試験が行われるときには、試験装置との間を接続するための接触端子となる。

[-0-5-9-]

この実施例のDRAMマクロセルの構成は、前記図1ないし図3に示した実施例と同様なもので構成される。ただし、ビット線の構成は、前記のような1交点方式でもよいし、あるいは一対の相補ビット線を平行に延長させる2交点方式としてもよい。この2交点方式では、そのメモリセルの読み出し書き込み動作において、1つのセンスアンプに対して左右に設けられた相補ビット線を選択的に接続させるというシェアードセンスアンプ方式を採ることができる。

[-0-0-6-0]

この実施例のDRAMマクロセルでは、特に制限されないが、試験動作時にスキャンイン端子からDRAMマクロセルの各ラッチ及びバッファに対して所望の試験データをシリアルに入力することができるとともに、各ラッチ又はバッファに保持されるデータをスキャンアウト端子を介してシリアルに出力することができ、これによってDRAMマクロセルの試験診断を効率良く実施できるようにされる。つまり、DRAMマクロセルが試験診断のためのテストモードとされるとれる。つまり、DRAMマクロセル入力端子からシリアルに入力されるスキャンインデータを内部スキャンクロック信号に従って順次シフトし、出力データラッチに伝達する。

[0.061]

図6には、この発明に係る論理混載メモリ集積回路の内部RAS生成回路の一 実施例の概略回路図が示されている。同図には、テスタも合わせて例示的に示さ れている。セレクタは、論理混載メモリ集積回路が通常の動作モードとされると き、DRAM制御論理で形成された信号を選択してDRAMマクロのRAS端子 に供給する。同様なセレクタが他の端子にも設けられており、コマンドを構成す る他の信号RAS、WE等の入力と、アドレス信号の入力、書き込みデータの入 力がDRAM制御論理からおこなわれ、読み出し信号がDRAM制御論理に伝え られる。

[0-0-6-2-]

論理混載メモリ集積回路がDRAMマクロセルのアクセス評価のための試験モ ードとされるとき、セレクタはテスタからの信号RASをDRAMマクロに伝え る。他の同様な制御信号RAS, WE等も同様である。なお、クロック信号CL Kは、半導体集積回路装置(チップ)に供給されるクロック信号がそのまま利用 される。つまり、通常動作時には、その動作に対応した高速クロック信号(例え ば、333MHz)が供給される。テストモードではテスタから、上記通常動作 よりは遅いクロック信号(約30MHz)が供給される。

[0063]

これにより、テストモードでは、DRAMマクロの動作がかかる低速クロック により遅い動作になってしまうので、前記のような回路の応答特性を評価するこ とができない。そこで、内部RAS生成回路には、試験機能が持たせられるよう に次のような回路から構成される。RAS信号は、クロック信号CLKで動作す るフリップフロップ回路FFに取り込まれる。このフリップフロップ回路FFに 取り込まれた信号RAS1は、内部RAS信号を形成する2つのナンド(NAN D) 構成の論理回路G1とG2を用いて構成されたラッチ回路のセット信号とさ れる。この信号RAS1を遅延回路Delayにより遅延させた信号RAS2をナン ド(NADN)構成の論理回路G3を通して反転させて、上記ラッチ回路(G1 , G2) をリセットさせるリセット信号として用いる。

[-0-0-6-4-]

これにより、図7のタイミング図に示すように、通常動作時に、上記ラッチ回路(G1, G2)で形成される内部RASは、CLKに同期して取り込まれたRAS信号の活性レベル(ハイレベルからロウレベルへの変化)により、内部RASを活性化(ハイレベルに変化)してメモリ選択動作を開始させ、CLKに同期して取り込まれたRAS信号の非活性レベル(ロウレベルからハイレベルの変化)を遅延回路Delayにより遅延させて形成された信号RAS2の非活性レベル(ロウレベルからハイレベルの変化)により内部RASを非活性化してメモリ選択動作を終了させる。上記遅延回路Delayは、上記メモリ動作期間を上記クロック信号CLKに同期したRAS信号の活性レベルから非活性レベルに至る時間に遅延時間TDを加えるためのものであり、クロック信号CLKの1周期に上記遅延時間がメモリ選択動作期間として設定される。

[0065]

しかしながら、この回路だけでは、テスタの性能に対応したクロック信号で動作させようとすると、クロック信号CLKの周波数の周期に対応してメモリ動作期間が長くなり、メモリ動作期間の終了から次のメモリアクセス開始までの時間も同様に長くなり、テストモードにおいて上記通常動作時と同等のメモリ選択動作や、プリチャージ動作を行わせることができない。

[0 0 6 6]

この実施例では、テスト専用クロック端子が設けられ、かかるテスト専用端子から供給されるテスト用クロック信号DGCLKを前記DFT回路から供給されるテストモードフラッグによりゲートが制御されるナンド(NAND)構成の論理回路G4を設け、その出力信号とリセット信号RESETとをナンド(NAND)構成の論理回路G5及びインバータ回路IN1を介して上記ラッチ回路にリセット信号として入力する。テストモードのときに、上記ラッチ回路(G1、G2)が上記信号RAS2でリセットされてしまうのを防ぐために、テストモードフラッグをインバータ回路IN2により反転して上記論理回路G3の制御を行って上記信号RAS2に無関係に出力信号をハイレベルに固定して、かかる信号RAS2によるラッチ回路(G1、G2)のリセット動作を停止させる。

[-9-6-7-]

上記リセット信号RESETは、論理混載メモリ集積回路に電源が投入された とき、あるいはホスト側からのリセット信号によりDRAM制御論理等の論理回 路のレジスタやラッチを初期化させるめたの信号であり、DRAMマクロのラッ チ回路(G1, G2)にも初期化のために入力される。それ故、本願において、 追加される回路は、上記テスト用クロック端子(DGCLK)と同図に点で示し たように論理回路G3~G5とインバータ回路IN2を追加するだけでよい。

100681

図7のタイミング図に示すように、テストモードのときに、上記ラッチ回路(G1, G2) で形成される内部RASは、CLKに同期して取り込まれたRAS 信号の活性レベル(ハイレベルからロウレベルへの変化)により、内部RASを 活性化(ハイレベルに変化)してメモリ選択動作を開始させ、前記信号RAS2 に代えて、テスト専用クロック信号DGCLKの活性レベル(ハイレベルからロ ウレベルの変化)により内部RASを非活性化してメモリ選択動作を終了させる ことができる。なお、イニシャライズ信号がロウレベルの活性化レベルにされる と、上記ラッチ回路(G1,G2)は、無条件でリセットさせられる。

0069

この実施例では、前記のように通常モードでは外部から入力するRAS信号と チップ内部の遅延回路Delayにより内部RASが生成されるが、DFT回路によ り本発明のテストモードにエントリすると、テスト専用クロックのDGCLKの 位相を変えることにより、自由に内部RASのリセットタイミングを制御するこ とができる。この実施例に従えば、このような簡単な回路で、しかも、書き込み 時間 t RWL とビット線プリチャージ時間 t RPを一つのモードで制御して試験する ことが可能になるものである。

[-0.070]

この発明を説明するための動作波形図が示されている。同図は、書 き込み不良試験に向けられており、ワード線WLとビット線BLはその時間関係 を明確にするために、信号レベルを重ね合わせて示している。図8 (a) に示し たように、実動作(ここでは333MHzの例を示す)では、1クロックサイク ルが3nsのように短いので、前記説明したようにメモリセルコンタクトの抵抗 の大きなビット(メモリセル)では、同図に点線で示したようにストレージノー ドがビット線と同電位になるには時間がかかり、フルライトされる前にワード線 が立ち下がって書き込みを終了してしまうため、次の読み出しサイクルで十分な ビット線信号量が得られず不良になる。

[0-0-7-1]

一方、プロービング検査 (P検) でのテスタによる低速動作(ここでは33M ₹8Bに示すように、 Vクロックサイクルが30nsのように長くなるために、 Hzの例を示す)では、 寄生抵抗の大きな不良ビットセルが存在しても、その不良ビットセルがフルライ トされるまで十分長い時間を待ってからワード線WLが立ち下げられるため不良 にはならない。ウエハ状態でのP検では、不良ビットを抽出し冗長セルで置換し て救済を行うが、テストサイクルが33MHz程度と遅いためこれらの不良ビツ トを救済できず、選別で実動作させて初めて不良が分るため、みすみす不良チッ プに対して組み立てや選別を行うこととなって無駄な工数が増加し、歩留りを著 しく低下させることになる。

[0072]

この実施例のDRAM及びDRAMマクロでは、テストモードを用いてワード 線WLの立ち下げタイミングを通常クロック (CLK) のエッジトリガーからテ スト専用クロック(DGCLK)のエッジトリガーに切換えることにより、同図 で点線で示したように、低速テストでも高速実動作と同じタイミングでワード線 WLを立ち下げ、ワード線WLの立ち下がり時間を時間TWだけ早めるようにし て、上記実動作時と同じ書き込み時間にして試験が可能になり、かかる不良ビッ トを検出することができ、ウエハ状態でそれを救済することも可能となる。

[0073]

この発明を説明するための動作波形図が示されている。同図は、ビ ット線プリチャージ時間不良試験に向けられており、前記同様にワード線WLと ビット線BLはその時間関係を明確にするために、信号レベルを重ね合わせて示 している。図9 (a) に示したように、実動作(ここでは333MHzの例を示 す)では、1クロックサイクルが3nsのように短いので、前記説明したように プリチャージMOSFETのコンタクト抵抗大やしきい値電圧V t h大によりプ

リチャージの遅いビット線において、次の読み出しサイクルが始まるまでにプリ チャージが終了せず、読み出しのビット線信号量を破壊するので不良になる。

[0074]

一方、プロービング検査(P検)において、テスタによってRAMを低速動作 図9Bk 示すように (ここでは33MHzの例を示す) させた場合は、クロックサイクルが30ns のように長くなるために、このようなプリチャージの遅いビット線でも完全にプ リチャージされてから次の読み出しサイクルのワード線を立ちあげるため、不良 にはならない。これも書き込み時間 t RWL の時と同様に救済できず、選別で実動 作させて初めて不良が分るため、歩留りを著しく低下させるものである。

[0075]

#

<u></u>

この実施例のDRAM及びDRAMマクロでは、前記書き込み時間 t RWL の時 と同じテストモードを用い、ワード線WLの立ち下げタイミングを通常クロック (CLK) のエッジトリガーからテスト専用クロック(DGCLK)のエッジト リガーに切換えることにより、同図に点線で示したようにワード線WLの立ち下 がりを時間TPだけ遅らせて、低速テストでも高速実動作と同じタイミングでワ ード線WLを立ち下げ、高速動作時と同じビット線プリチャージ時間にして試験 が可能になり、かかる不良ビットを検出することができ、ウエハ状態でそれを救 済することも可能となる。

[-0-7-6-]

図10には、この発明に係る半導体集積回路装置の製造方法の一実施例のフロ ーチャート図が示されている。ウエハ上に後述するようなメモリ回路及びその教 済回路を備えた半導体集積回路装置を形成し、通常まずDC(直流)特性のテス トから入り、function (ファンクション) テストに入ってEasy (簡易) なパター ンから順次厳しいパターンに進んでいく。ノイズマージン試験までは、テスタに よる低速クロックの試験でも十分不良を摘出できるが、高速クロックで動作させ た時にのみ不良となる項目はAC(交流)テストの中で試験しており、本発明が 適用されたテストモードでの前記図を及び図をに示された書き込み時間試験及び プリチャージ時間試験が実施される。

[-0.077]

前記書き込み時間試験及びプリチャージ時間試験以外のACテストとしてはアクセスタイム試験がある。function試験全ての結果から不良アドレスを抽出して救済を行う。前記書き込み時間不良は、メモリセル自身の不良であるので冗長ワード線又は冗長ビット線への切り換えより救済され、上記プリチャージ不良はビット線不良であるので冗長ビット線への切り換えが実施される。

[0078]

上記のような救済の可否を確認するため再度同じ試験、つまりDCテストと、function(ファンクション)テストでのEasy(簡易)なパターンから順次厳しいパターンに進み、電圧マージン及びノイズマージン試験を実施する。そして、前8A、8B)(QA、QB)記救済の確認のために本発明が適用されたテストモードでの前記図を及び図りに示された書き込み時間試験及びプリチャージ時間試験が実施される。全ビットpa ssを確認してプロープ検査が終了する。その後、組立、選別を行い出荷する。

[0079]

この実施例の製造工程では、組み立てや選別において、実動作状態で不良となるチップが除外されているから、組み立て及び選別に無駄が無く、選別歩留りを高くすることができる。そして、かかる不良チップの検出のために、特別な高速テスタを開発する必要がないから、ACテストも低コストで実施することができる。なお、選別の中でも書き込み時間 t RWL だけを独立に評価するために本願発明に係るテストモードを活用するものとしてもよい。

[-0-8-0-]

図11には、この発明に係るDRAMマクロの一実施例の概略ブロック図が示されている。図1の汎用DRAMにおいても、同様な救済回路が設けられる。この実施例は、ワード線及びビット線の救済回路に向けられている。メモリアレイは、正規ビット線及び正規ワード線の他に、冗長ワード線及び冗長ビット線を備えている。特に制限されないが、冗長ビット線は各メモリアレイに設けられ、冗長ワード線は複数のメモリアレイに対して1に纏めて設けられる。この場合、メインアンプ及びライトバッファに接続される入出力線(RIO及びWIO)が共通とする複数のメモリアレイに対して、上記冗長ワード線が共用できるように割り当てられる。

[0081]

Xアドレス比較回路及びYアドレス比較回路は、それぞれ不良ワード線及び不良ビット線に対応した不良アドレスを記憶しており、かかる不良ワード線及び不良ビット線に対応したアドレス信号XA及びYAが入力されると、Xプリデコーダ及びYプリデコーダに対して、不良ワード線及び不良ビット線の選択動作を禁止し、冗長ワード線及び冗長ビット線に置き換えるというX救済及びY救済に実施する。

0082

半導体集積回路装置LSIのDRAM制御論理生成回路は、上記DRAMマクロをアクセスするための前記コマンドCOMMNDを構成するRAS, CAS等及びアドレス信号XAとYAを形成する。クロックバッファCLKBは、通常動作のためのクロック信号CLKの他に、前記テストモードのときに使用するテスト用クロックDGCLKを入力する。このクロックDGCLKは、前記図6に示した回路を含む内部RAS生成回路に供給されて、前記のようなテストモードに用いられる。入出力回路IOCは、書き込み信号DINの入力と、読み出し信号DOUTの出力を行う。

[-0-8-3-]-

上記の実施例から得られる作用効果は、下記の通りである。

(1) 内部動作制御信号に応じて動作状態が制御される内部回路と、その内部動作制御信号を形成する制御回路とを備え、外部動作制御信号が供給される端子と、テスト専用タイミング信号とが供給される端子とに上記制御回路の入力を結合し、テストモードのときに上記外部動作制御信号の第1状態から第2状態への変化に応答して上記内部動作制御信号を第1制御状態から第2制御状態へ変化せしめ、かつ上記テスト専用タイミングに応答して上記内部動作制御信号を第1制御状態へ変化せしめ、通常動作モードのときに上記外部動作制御信号の第1状態から第2状態への変化に応答して上記内部動作制御信号を上記第1制御状態から上記第2制御状態へ変化せしめ、かつ上記外部動作制御信号の第1状態への変化に応答して上記内部動作制御信号の第1状態への変化に応答して上記内部動作制御信号の第1状態への変化に応答して上記内部動作制御信号の第1状態への変化に応答して上記内部動作制御信号を上記第1制御状態へ変化せしめるように制御可能とすることにより、簡単な構成のテスタでの低速クロックを用いて実動作状

態と同等な高速テストが可能となり、高い信頼性での試験を実施することができ るという効果が得られる。

(-0.0-8-4)

上記に加えて、上記クロック信号をテストモードにおいてはテスト装置 (2)の性能に対応して通常動作時に比べて低い周波数のクロック信号とし、上記テス ト用タイミング信号を上記クロック信号との位相差が上記通常動作時のクロック 信号の周波数に対応した内部動作制御信号を形成するものとすることにより、低 速なテスト装置を用いて実動作状態に対応した高速動作と同等の試験を行うよう にすることができるという効果が得られる。

[0.085]

(3) メモリ選択動作制御のための動作制御信号、及び動作タイミング信号が 供給される複数の信号ノードを持ち、上記動作制御信号に基づいてワード線選択 動作、該ワード線選択動作に続くセンスアンプ動作、データ伝達動作を含むメモ リ選択動作及びワード線選択動作の終了を含むメモリ選択動作の終了が行われ、 かつ上記動作タイミング信号によってその内部動作の基準タイミングが設定され るメモリ回路をテストする方法として、テスト装置の性能に対応して通常のメモ リ動作に比べて低い周波数のタイミング信号を用い、かかるテスト動作時のタイ ミング信号とテスト専用タイミング信号を組み合わせることにより、上記動作制 御信号による動作期間の変更を行って上記メモリ回路の応答特性をテストするこ とにより、実動作状態に対応した高い信頼性の試験結果を得ることができるとい う効果が得られる。

[0086]

(4) メモリ選択動作制御のための動作制御信号、及び動作タイミング信号が 供給される複数の信号ノードを持ち、上記動作制御信号に基づいてワード線選択 動作、該ワード線選択動作に続くセンスアンプ動作、データ伝達動作を含むメモ リ選択動作と、ワード線選択動作の終了を含むメモリ選択動作の終了が行われ、 かつ上記動作タイミング信号によってその内部動作の基準タイミングが設定され るメモリ回路とその欠陥救済回路を備えてなる半導体集積回路装置の製造方法と して、上記メモリ回路、上記欠陥救済回路が形成された半導体集積回路基板に対 して、テスト装置の性能に対応した通常動作に比べて低い周波数にしたタイミング信号とテスト専用タイミング信号との組み合わせにより、上記メモリ回路の動作期間を制御せしめ、かかる動作期間の制御によって上記メモリ回路の応答特性をテストし、そのテスト結果に基づいて上記メモリ回路の欠陥救済を決定し、上記欠陥救済回路によって救済せしめることにより、選別歩留りを高くすることができるという効果が得られる。

0087

以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、メモリセルやプリチャージMOSFETは、前記のようにメモリセルとビット線とのコンタクトでの寄生抵抗が大きく、そのプロセスバラツキの大きなものに同様に適用することができる。DRAMのインターフェイスは、前記のようなDDRSDRAMに限定されるものではなく、SDRAM等クロックに同期してメモリアクセスを行うものに広く利用することができる。この発明は、前記のようなメモリセルを含む半導体集積回路装置とそのテスト方法及び製造方法に広く利用することができる。

[0088]

上立したように、不祭山の実施別によれば、 本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば、下記の通りである。内部動作制御信号に応じて動作状態が制御さ れる内部回路と、その内部動作制御信号を形成する制御回路とを備え、外部動作 制御信号が供給される端子と、テスト専用タイミング信号とが供給される端子と に上記制御回路の入力を結合し、テストモードのときに上記外部動作制御信号の 第1状態から第2状態への変化に応答して上記内部動作制御信号を第1制御状態 から第2制御状態へ変化せしめ、かつ上記テスト専用タイミングに応答して上記 内部動作制御信号を第1制御状態へ変化せしめ、通常動作モードのときに上記外 部動作制御信号の第1状態から第2状態への変化に応答して上記内部動作制御信 号を上記第1制御状態から上記第2制御状態へ変化せしめ、かつ上記外部動作制御信 号を上記第1制御状態から上記第2制御状態へ変化せしめ、かつ上記外部動作制御信 場信号の第1状態への変化に応答して上記内部動作制御信 へ変化せしめるように制御可能とすることにより、簡単な構成のテスタでの低速 クロックを用いて実動作状態と同等な高速テストが可能となり、高い信頼性での 試験を実施することができる。

(0089)

メモリ選択動作制御のための動作制御信号、及び動作タイミング信号が供給さ れる複数の信号ノードを持ち、上記動作制御信号に基づいてワード線選択動作、 該ワード線選択動作に続くセンスアンプ動作、データ伝達動作を含むメモリ選択 動作及びワード線選択動作の終了を含むメモリ選択動作の終了が行われ、かつ上 記動作タイミング信号によってその内部動作の基準タイミングが設定されるメモ リ回路をテストする方法として、テスト装置の性能に対応して通常のメモリ動作 に比べて低い周波数のタイミング信号を用い、かかるテスト動作時のタイミング 信号とテスト専用タイミング信号を組み合わせることにより、上記動作制御信号 による動作期間の変更を行って上記メモリ回路の応答特性をテストすることによ り、実動作状態に対応した高い信頼性の試験結果を得ることができる。

[-0-9-0-]

メモリ選択動作制御のための動作制御信号、及び動作タイミング信号が供給さ れる複数の信号ノードを持ち、上記動作制御信号に基づいてワード線選択動作、 該ワード線選択動作に続くセンスアンプ動作、データ伝達動作を含むメモリ選択 動作と、ワード線選択動作の終了を含むメモリ選択動作の終了が行われ、かつ上 記動作タイミング信号によってその内部動作の基準タイミングが設定されるメモ リ回路とその欠陥救済回路を備えてなる半導体集積回路装置の製造方法として、 上記メモリ回路、上記欠陥救済回路が形成された半導体集積回路基板に対して、 テスト装置の性能に対応した通常動作に比べて低い周波数にしたタイミング信号 とテスト専用タイミング信号との組み合わせにより、上記メモリ回路の動作期間 を制御せしめる制御によって上記メモリ回路の応答特性をテストし、そのテスト 結果に基づいて上記メモリ回路の欠陥救済を決定し、上記欠陥救済回路によって 救済せしめることにより、選別歩留りを高くすることができる。

【図面の簡単な説明】

711-4

【特許請求の範囲】

1 【請求項1】 内部動作制御信号に応じて動作状態が制御される内部回路と

上記内部動作制御信号を形成する制御回路とを備えてなり、

上記制御回路は、

外部動作制御信号が供給される端子と、テスト専用タイミング信号とが供給される端子とにその入力が結合され、かつテストモードと通常動作モードとに制御可能にされ、

テストモードにおいて、上記外部動作制御信号の第1状態から第2状態への変化に応答して上記内部動作制御信号を第1制御状態から第2制御状態へ変化せしめ、かつ上記テスト専用タイミングに応答して上記内部動作制御信号を第1制御状態へ変化せしめ、

通常動作モードにおいて、上記外部動作制御信号の第1状態から第2状態への変化に応答して上記内部動作制御信号を上記第1制御状態から上記第2制御状態へ変化せしめ、かつ上記外部動作制御信号の第1状態への変化に応答して上記内部動作制御信号を上記第1制御状態へ変化せしめる、

ようにされてなるととを特徴とする半導体集積回路装置。

2. 【請求項2】 請求項1において、

上記外部動作制御信号は、複数の制御信号からなり、

上記第1状態、第2状態は、上記複数の制御信号の持つレベルの組み合わせに よって規定されるものであるととを特徴とする半導体集積回路装置。

3 【請求項3】 請求項2において、

上記内部回路は、メモリ回路であり、

上記複数の制御信号は、メモリ選択信号及びクロック信号からなり、

上記内部動作制御信号は、上記クロック信号に同期して取り込まれたメモリ選択信号の第1レベルへの変化に応答して上記第1制御状態から第2制御状態へ変

化され、及び上記クロック信号に同期したメモリ選択信号の第2レベルへの変化に対応した信号により上記第1制御状態に変化されるものであるととを特徴とまる半導体集積回路装置。

4、 【請求項4】 請求項3において、

上記メモリ回路は、

その選択端子が対応するワード線に結合され、そのデータ端子が対応する ビット線に結合されたメモリセルを含み、

上記内部動作制御信号の上記第1制御状態に応じて上記ワード線選択の終 了動作とその後上記ビット線の電位を所定レベルにリセットせしめる動作とのシ ーケンス動作を行うものであるととを特徴とする半導体集積回路装置。

5、【請求項5】 請求項3及はまにおいて、

上記メモリ回路は、

その選択端子が対応するワード線に結合され、そのデータ端子が対応する ビット線に結合された読み出し書込み型メモリセルを含み、

上記内部動作制御信号の上記第1制御状態から第2制御状態への変化に応 してワード線選択を開始し、

上記内部動作制御信号の上記第1制御状態への変化に応じて上記ワード線 選択を終了するものであり、

かつ、データの書込み動作のための上記ワード線選択の開始動作とビット 線への書込みデータの付与動作とのシーケンス動作が上記内部動作制御信号の上 記第1制御状態から第2制御状態への変化に応して行われるものである とする半導体集積回路装置。

6、【請求項6】 請求項1ないと6のいずれか13において、

上記テスト専用タイミング信号が供給される上記端子は、上記テスト専用タイミング信号に専用の端子として半導体集積回路チップ上に設けられてなる端子であるととを特徴とする半導体集積回路装置。

7、【請求項7】 請求項1ないとものいずれか13において、

上記制御回路は、モード信号が供給される入力を持ち、かかるモード信号に応じて上記テストモードでの上記制御動作、及び上記通常動作モードでの上記制御

動作を行うものであるととを特徴とする半導体集積回路装置。

8、【請求項8】請求項1ないしてのいずわか13において、

上記クロック信号は、テストモードにおいてはテスト装置の性能に対応して通 常動作時に比べて低い周波数のクロック信号とされるものであり、

上記テスト用タイミング信号は、上記クロック信号との位相差が上記通常動作時のクロック信号の周波数に対応した内部動作制御信号を形成するものであると とを特徴とする半導体集積回路装置。

イ、 【請求項9】 メモリ選択動作制御のための動作制御信号、及び動作タイミング信号が供給される複数の信号ノードを持ち、

上記動作制御信号に基づいてワード線選択動作、該ワード線選択動作に続くセンスアンプ動作、データ伝達動作を含むメモリ選択動作及びワード線選択動作の終了を含むメモリ選択動作の終了が行われ、

かつ上記動作タイミング信号によってその内部動作の基準タイミングが設定されるメモリ回路をテストする方法であって、

テスト装置によるテスト動作のときに上記タイミング信号をかかるテスト装置 の性能に対応して通常のメモリ動作に比べて低い周波数とし、

かかるテスト動作時のタイミング信号にテスト専用タイミング信号を組み合わせることにより、上記動作制御信号による動作期間の変更を行って上記メモリ回路の応答特性をテストする しとを特徴とするテスト方法。

10. 【請求項10】 請求項9において、

上記メモリ回路は、読み出し書き込み型メモリセルを備えてなり、

書込み動作において上記動作制御信号に基づいての上記ワード線選択動作と、 上記ワード線選択動作によって選択されたメモリセルへのデータ書き込み動作と を含むメモリ選択動作を行うものであり、

上記タイミング信号に対するテスト専用タイミング信号の入力タイミングを変化せしめることによって上記メモリ回路の動作期間を変更せしめ、かかる動作期間の変更によって上記メモリ回路のデータ書き込み応答特性をテストする ととる 特徴とするテスト方法。

11、【請求項11】 請求項9**又は1**日において、

上記メモリ回路は、上記メモリ選択動作の終了において上記ワード線選択動作の終了と、メモリセル用のデータが与えられるビット線の電位を所定電位にリセットせしめるリセット動作とを含むシーケンス動作を行うものであり、

上記テスト専用タイミング信号の入力タイミングを変更せしめることによって 次のメモリ選択動作の開始のための上記動作制御信号の変化タイミングまでの期間を変更せしめ、上記リセット動作の応答特性をテストすることを特徴とする テスト方法。

12. 【請求項1-2】 メモリ選択動作制御のための動作制御信号、及び動作タイミング信号が供給される複数の信号ノードを持ち、上記動作制御信号に基づいてワード線選択動作、該ワード線選択動作に続くセンスアンプ動作、データ伝達動作を含むメモリ選択動作と、ワード線選択動作の終了を含むメモリ選択動作の終了が行われ、かつ上記動作タイミング信号によってその内部動作の基準タイミングが設定されるメモリ回路を備え、該メモリ回路が欠陥救済回路を備えてなる半導体集積回路装置の製造方法であって、

上記メモリ回路、上記欠陥救済回路が形成された半導体集積回路基板を用意する工程1と、

テスト装置により、その性能に対応して通常動作に比べて上記タイミング信号を低い周波数にして、かかるタイミング信号とテスト専用タイミング信号との組み合わせにより、上記メモリ回路の動作期間を制御せしめ、かかる動作期間の制御によって上記メモリ回路の応答特性をテストする工程2と、

上記応答特性のテスト結果に基づいて上記メモリ回路の欠陥救済されるべき部分を決定せしめる工程3と、

上記工程3によって決定された上記の欠陥救済されるべき部分を上記欠陥救済 回路によって救済せしめる工程4と、

を含むととを特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体集積回路装置とテスト方法及び半導体集積回路装置の製造

アブストラフト

外部動作制御信号が供給される端子と、テスト専用タイミング信号とが供給される端子とに制御回路の入力を結合し、テストモードのときに上記外部動作制御信号の第1状態から第2状態の変化に応答して上記内部動作制御信号を第1制御状態が変化せしめ、かつ上記テスト専用タイミングに応答して上記内部動作制御信号を第1制御状態が変化せしめ、通常動作モードのときに上記外部動作制御信号の第1状態から第3状態の変化に応答して上記内部動作制御信号を上記第1制御状態がら上記第2制御状態が変化せしめ、かつ上記外部動作制御信号の第1状態がう上記第2制御状態が変化せしめ、かつ上記外部動作制御信号の第1状態が変化に応答して上記内部動作制御信号を上記第1制御状態が変化に応答して上記内部動作制御信号を上記第1制御状態が変化せしめるように制御可能とする。